Ионная имплантация примесей при повышенной температуре для формирования бездефектных ультратонких сток-истоковых слоев FinFET транзисторов
13.03.2014
По мнению экспертов компании Intel в ближайшие 10 лет дальнейшее развитие технологии ИС пойдет в направлении использования и совершенствования FinFET транзисторов. Одной из проблем совершенствования технологии FinFET транзистора с проектными нормами ниже 20 нм является обеспечение низкого сопротивления ультратонких сток-истоковых областей, формируемых методом ионной имплантации. Использование традиционной технологии имплантации при комнатной температуре с последующим активационным отжигом ультратонких слоев приводит к высокой дефектности кристаллической структуры и, как следствие, к повышенному сопротивлению легированных слоев. Ученые Национального института перспективной промышленной науки и технологии (National Institute of Advanced Industrial Science and Technology, Япония) разработали технологию формирования бездефектных ультратонких сток-истоковых слоев FinFET транзисторов, используя ионную имплантацию легирующих примесей при повышенной температуре (500оС) подложек. Было проведено сравнение кристаллической структуры ультратонких сток-истоковых областей FinFET транзисторов, сформированных с использованием ИИ при комнатной температуре (ИИ КТ) и ИИ при повышенной температуре подложки (ИИ ПТП). Исследования показали, что в первом случае после имплантации область стока\истока полностью аморфизирована, и, в связи с этим, после отжига, имеет поликристаллическую или сильно дефектную кристаллическую структуру. Во втором случае непосредственно после ИИ ПТП кристаллическая структура областей стока\истока FinFET транзисторов сохраняется, а после активационного отжига обеспечивается бездефектность кристаллической структуры и низкое сопротивление сток-истоковых областей. Дальнейшие исследования показали, что использование ИИ ПТП при изготовлении планарных транзисторов не приводит к значительному снижению плотности дефектов даже после активационного отжига ИИ слоев; поэтому ИИ ПТП не используется при изготовлении планарных транзисторов. В работе представлены детальные исследования наблюдаемых эффектов рекристаллизации ИИ слоев при формировании FinFET транзисторов. В работе также исследовалось влияние процесса ИИ ПТП на надежность FinFET транзисторов. Оценку надежности транзисторов производили по величине изменения порогового напряжения в зависимости от времени при определенном стрессовом напряжении на затворе и температуре 125оС. Эксперименты показали, что при использовании технологии ИИ ПТП для легирования сток-истоковых областей надежность FinFET транзисторов повышается. Детальное описание новой технологии приведено в докладе, представленном на конференции International Electron Device Meeting (IEDM) в декабре 2013 года.